. ;

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-067652

(43) Date of publication of application: 07.03.1990

(51)Int.CI.

G06F 12/00 G06F 9/30 G06F 13/42

(21)Application number : 63-221120

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

01.09.1988


(72)Inventor: WAKIMOTO AKIHIKO

(54) MICROCOMPUTER

(57) Abstract:

PURPOSE: To increase an arithmetic processing speed by driving a central processing unit(CPU) at an individual speed independent of the operating speed of a memory.

CONSTITUTION: A clock signal ϕc having frequency higher than that of a clock signal ϕm to be applied to the memory 4 is supplied to the CPU 1. In this case, the frequency of the signal ϕm is set up to a value matched with the operating speed of the memory 4 and the frequency of the signal ϕc is set up to a value matched with the processing speed of the CPU 1. When it is necessary to write data in the memory 4, the CPU 1 applies an address signal and a data signal to a write control circuit 6 at a speed corresponding to the signal ϕc. Data writing is executed by the circuit 6 at a speed corresponding to the signal ϕm. Thereby, the CPU 1 can execute the succeeding processing in a time band coincident with a difference between the signals ϕc and ϕm and can execute the processing at an individual speed independent of the operating speed of the memory 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平2-67652

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)3月7日

12/00 9/30 13/42 G 06 F

3 0 3 3 3 0 3 5 0 P

8841-5B 7361-5B 8840-5B

未請求 請求項の数 1 (全6頁) 審査請求

60発明の名称

マイクロコンピユータ

@特 願 昭63-221120

頭 昭63(1988) 9月1日 22出

@発 明 者 脇 本 昭 彦 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電気株式会社北伊丹

製作所内

三菱電機株式会社 他出 願

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増雄 四代 理 人

外2名

BH

処理前と処理後のデータが格納されるメモリが

1. 発明の名称

コンピュータ。

マイクロコンピュータ

2. 特許請求の範囲

アドレスパスとデータパスに接続される中央演算 処理装置を備えたマイクロコンピュータにおいて、 前記メモリの動作速度を規定する第1のクロッ ク信号を発生して前記メモリに供給すると共に、 該第1のクロック信号より周波数が高く、前記中 央演算処理装置の処理速度を規定する第2のクロ ック信号を発生して前記中央演算処理装置に供給 し、さらに前記中央演算処理装置との間では前記 第2のクロック信号の周期でアドレス信号とデー タ信号を送受し、前記メモリとの間では前記第1 のクロック信号の周期でアドレス信号とデータ信 号を送受する読み出き制御手段を設け、前記中央 資算処理装置を前記メモリの動作速度に依存しな い独自の速度で動作可能に構成して成るマイクロ

3. 発明の詳細な説明

(産業上の利用分野)

本発明はマイクロコンピュータに関するもので ある。

〔従来の技術〕

第3図は、従来ののマイクロコンピュータの中 央演算処理装置と処理前および処理後のデータを 格納しておくためのメモリとの関係を示すプロッ ク図であり、中央演算処理装置 1 にはアドレスバ ス2とデータバス3を通じてメモリ4が接続され ている。また、中央演算処理装置1とメモリ4に はこれらの動作速度を規定する所定周波数のクロ ック信号のが入力されている。さらに、メモリ4 にはデータ信号を出込む時の指示信号である選込 み制御信号5が中央演算処理装置1から入力され ている。

第4図はこの構成における動作を説明するため のタイムチャートであり、まず、中央演算処理装 置1とメモリ4には第4図(a)のようなクロッ ク信号のが入力されている。このクロック信号の

は中央海貨処理装置1とメモリ4のうち動作選度 の遅い方のメモリ4の動作決度に対応させてその 周波数が設定されている。この状態において、メ モリ4に対して処理後のデータを出込む必要が生 じた場合、中央演算処理装置1は第4図(b)に 示すように、クロック信号中の立上がりから次の 立上がりまでの時間 t 1 の間、アドレスパス 2 か らアドレス信号Aを出力し、また第4図(c)に 示すように時間 t 1 のうちクロック信号中の"し" レベルの期間t川でデータ信号Dをデータバス3 から出力する。また、第4図には示していないが t 1lの途中で書込み制御信号5を出力する。これ によって、メモリ4には、アドレス信号Aで指定 されたアドレスにデータ信号Dが鍛込まれる。こ れは、メモリ4に格納されたデータ信号を読出す 時も同様である。但し、読出し動作の時には書込 み制御信息5に代えて統出し制御信息(図示せず) が中央演算処理装置1からメモリ4に与えられる。

(発明が解決しようとする課題)

従来のマイクロコンピュータは以上のように構

とデータ信号を送受し、前記メモリ4との間では 前記第1のクロック信号のmの周期でアドレス信号とデータ信号を送受する読み聞き制御手段(読み書き制御回路6)を設け、前記中央演算処理装置1を前記メモリ4の動作速度に依存しない独自の速度で動作可能に構成したものである。

(作用)

成されているが、中央演算処理装置1とメモリ4とで使用するクロック信号のが同一であり、しかもその周波数はメモリ4の動作速度に対応させて設定されていた。このため、中央演算処理装置1の処理速度がメモリ4の動作速度によって制限されるものとなり、高速処理が困難になるという問題があった。

本発明は上記のような問題点を解決するためになされたもので、メモリの動作速度に依存されず に高速処理が可能なマイクロコンピュータを提供 することを目的とするものである。

(課題を解決するための手段)

本発明によるマイクロコンピュータは、メモリ4の動作速度を規定する第1のクロック信号のmを発生して前記メモリ4に供給すると共に、 該第1のクロック信号のmより周波数が高く、 中央処理を関1の動作速度を規定する第2のクロック信号のc を発生して前記中央演算処理装置1との間では前記第2のクロック信号のc の周期でアドレス信号

φ c とφ m との差の時間帯で次の処理を実行する ことが可能になり、メモリ 4 の動作速度に依存さ れずに独自の速度で処理を進めることができる。

〔実施例〕

第1図は本発明の一実施例を示すプロック図で あり、第3図と同一部分は同一記号で示している。 第1図において、従来と異なる点は、中央演算処 型装置 1 とメモリ 4 との間に読み書き制御回路 6 を設けたことである。この読み書き制御回路6は 中央演算処理装置1のアドレスパス2およびデー タバス3に接続され、またメモリ4のアドレスパ ス7とデータパス8に接続されている。さらに、 中央演算処理装置1からの貫込み制御信号5が入 力されると共に、該信号5に対応した忠込み制御 信号9をメモリ4に供給する。さらに、所定周波 数のクロック信号のに基づきメモリ4の動作速度 を規定する第1のクロック信号の『を生成すると 共に、中央波算処理装置1の処理速度を規定する 第2のクロック信号中にを生成する。ここで、ク ロック信号のは中央演算処理装置1の最高処理決

度に対応した周波数に設定され、このクロック信 号 ゆ が ゆ c として中央演算処理装置 1 にそのまま 供給されている。また、クロック信号 Φ m につい ては ゆ を メ モ リ 4 の 動作速度に対応させて 分 周 す ることによって生成されている。

第2図は以上の個成における動作を設明するにめのタイムチャートであり、まず中央流行の型型である。これであり、まず力の関係を対策を対してあり、まず力のではいかののははいかののでは、第2図のし、カーシのではいかのでは、カーシの時間のは、カーシのでは、カーシのにはは、カーシのにはは、カーシののにはは、カーシののにははは、カーシののにはは、カーシののにはは、カーシののにはは、カーシののにはは、カーシののにはは、カーシののにはは、カーシののにはは、カーシののにはは、カーシののの

してくれるため、時間 t 2 の後半部分の時間 t 3 では次の新しい処理を実行することが可能になる。 すなわち、メモリ 4 におけるデータの選込みが終 了するのを待つことなく次の新しい処理に移ることができる。

従って、本実施例によれば、中央演算処理装置 1の処理速度を従来構成の2倍に向上させること が可能になる。換言すれば、中央演算処理装置1 の処理速度は従来と同じに設定したとしても、メ モリ4としては従来の1/2の速度の低速のメモ リを使用することが可能になり、中央演算処理 置1とメモリ4の動作速度の組合せを任意に選定 できるということになる。

なお、クロック信号中 c と の m は読み引き 初仰回路 6 の内部で生成しているが、この回路 6 とは独立した回路で生成するようにしてもよい。また、中央演算処理装置 1 とメモリ 4 の助作速度に応じて任意の周波設関係にすることができる。また、データ信号の想込み動作についてのみ説明したが、

すると、メモリ4には第2図(g)に示すようにクロック信号φcの例えば1/2の周波数のクロック信号φnが読み費き制御回路6から入力されているため、このクロック信号φnの"L"レベル期間 t3 の間でアドレス信号Anen で指定されたアドレスにデータ信号Dnem が選込まれる。

従って、メモリ4ではクロック信号 oc の2周期の時間 t 2 を貸してデータ信号 Daen の謝込みが終了することになる。この時、中央演算処理装置 1 はアドレス信号 Acpu とデータ信号 Dcpu を送出した後は、読み書き制御回路 6 がこれらの信号を2倍の周期の信号に変換してメモリ4に送出

読出し動作についても同様に行うことが可能であ 。

(発明の効果)

以上説明したように本発明によれば、中央演算処理装置とメモリで使用するクロック信号を分離し、それぞれの動作速度に見合った周波数に設定で見合ったの動作速度に依存されることなく独自の速度で処理を実行することが可能になり、高速処理を出て使用することもできるため、高速処理性と共にコストの低下を同時に実現できるという効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例を示すプロック図、第2図は第1図の実施例の動作を説明するためのタイムチャート、第3図は従来のマイクロコンピュータの構成を示すプロック図、第4図は第3図の構成の動作を説明するためのタイムチャートである。

特開平2-67652(4)

1 … 中央演算処理装置、 2 . 7 … アドレスパス 3 . 8 … データパス、 4 … メモリ、 5 . 9 … 選込み制御信号、 6 … 読み選き制御回路、 φ … クロック信号、 φ c … 第 2 のクロック信号。

なお、図中、同一符号は同一または相当部分を 示す。


代理人 大岩 増雄(ほか2名)




2.7: アドレスバス 3,8: データパス


5.9: 書於升制御信号

第2図





第4 図



手統補正 音(自発)

特許庁長官殿

1. 事件の表示 特願昭 63-221120号

2. 発明の名称

マイクロコンピュータ

3. 補正をする者

専件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 志 岐 守 哉

4. 代 理 人

理 人 住 所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏 名 (7375) 弁理士 大 岩 増 雄 (連絡先03(213)3421特許部)



5. 補正の対象

特許請求の範囲、発明の詳細な説明、図面の簡単な説明、図面の概。

6. 補正の内容

(1)特許請求の範囲を別紙のとおり補正する。

(2)明細書第2頁第6行目「従来ののマイクロ」とあるのを「従来のマイクロ」と補正する。

(3) 同書第3頁第12行目「tlLの途中で」とあるのを「tlの途中で」と補正する。

(4) 同書第3頁第14行目乃至第18行目「これは、メモリ……に与えられる。」とあるのを削除する。

(5) 同 書 第 4 頁 第 1 6 行 目 乃 至 第 1 7 行 目 「 中 央 処 理 装 置 」 と あ る の を 「 中 央 演 算 処 理 装 置 」 と 補 正 す る。

(6) 同番第5 頁第3 行目乃至第4 行目、第17行目「統み書き制御手段(統み書き制御回路6)」とあるのを「番込み制御手段(書込み制御回路6)」と補正する。

(7) 同杏第5 頁第18行目「読み書き制御手段」

とあるのを「哲込み制御手段」と補正する。

(8) 同番第6頁第8行目と第9行目、第7頁第8行目、第8頁第1行目と第11行目及び第19行目、第9頁第14行目乃至第15行目、第11頁第3行目「読み書き制御回路」とあるのを「費込み制御回路」と補正する。

(9)同啓第7頁第18行目乃至第19行目「データ信号 D cpu の送出時間の途中で」とあるのを「アドレス信号 A cpu を送出している時間の間に」と補正する。


(11)図面、第1図を別紙のとおり補正する。

以上

2 特許請求の範囲

処理前と処理後のデータが格納されるメモリが アドレスパスとデータパスに接続される中央演算 処理装置を備えたマイクロコンピュータにおいて、

前記メモリの動作速度を発生している第1のの共和の動作を選出して供給するく、2位に供給するく、2位には対象がするののの共和では、2位には対象を発生したのののでは、2位には、2位ののでは、2位のでは、



2,7: アドレスパス 3,8: データパス

5,9: 書込升制御信号